Family list 2 family members for: JP2003315829 Derived from 2 applications.

- 1 PRODUCTION METHOD OF DEVICE, DEVICE AND ELECTRONIC **APPLIANCE**
 - Publication info: JP2003315829 A 2003-11-06
- Method of manufacturing device, device, and electronic apparatus 2 Publication info: US2004005739 A1 - 2004-01-08

Data supplied from the esp@cenet database - Worldwide

PRODUCTION METHOD OF DEVICE, DEVICE AND ELECTRONIC APPLIANCE

Patent number:

JP2003315829

Publication date:

2003-11-06

Inventor:

FURUSAWA MASAHIRO

Applicant:

SEIKO EPSON CORP

Classification:

- international:

G02F1/1362; H01L21/84; H01L27/12; H01L29/786;

G02F1/13; H01L21/70; H01L27/12; H01L29/66; (IPC1-

7): G02F1/1368; G02F1/1335

- european:

G02F1/1362B; H01L21/84; H01L27/12; H01L29/786B5

Application number: JP20020119969 20020422 Priority number(s): JP20020119969 20020422

PROBLEM TO BE SOLVED: To provide a

Also published as:

JUS2004005739 (A

Report a data error he


Abstract of JP2003315829


production method of device which enables the reduction of production cost. SOLUTION: A pixel part 100 of a liquid crystal display device contains a thin film transistor T, a source line 26, a color filter 23 and a pixel electrode 24, etc. A polyimide film 20 which surrounds the outer periphery of the region to be occupied by each of a source/drain region 22, the color filter 23 and pixel electrode 24 and the source line 26 with the wall is formed on a glass substrate 10 after forming a gate electrode 13, a gate insulation film 16 and a channel region 18. Liquid material is applied to the region surrounded by the wall of the polyimide film 20, the film-forming is performed after heat treatment and the elements such as the color filter 23 and the pixel electrodes 24 are formed. The polyimide film 20 is given a light shielding property and is

allowed to function as a black matrix which intercepts the light through the surrounding of the

COPYRIGHT: (C)2004, JPO

pixel region.





Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2003 — 315829

(P2003-315829A)

(43)公開日 平成15年11月6日(2003.11.6)

(51) Int. Cl. 7	識別記号	FI		テーマコード(参考)
G02F 1/1368		G02F 1/1368		2H091
1/1335	500	1/1335	500	2H092
	505		505	•

審査請求 有 請求項の数27 OL (全16頁)

(21)出願番号	特願2002-119969(P2002-119969)

(22) 出願日 平成14年4月22日(2002.4.22)

(71)出顧人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 古沢 昌宏

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100079108

弁理士 稲葉 良幸 (外2名)


最終頁に続く


(54) 【発明の名称】デバイスの製造方法、デバイス及び電子機器

(57)【要約】

【課題】 製造コストを低減することを可能とするデバイスの製造方法を提供すること。

【解決手段】 液晶表示装置の画素部100は、薄膜トランジスタT、ソース線26、カラーフィルタ23、画素電極24などを含む。ゲート電極13、ゲート絶緑膜16及びチャネル領域18を形成した後のガラス基板10上に、ソース/ドレイン領域22、カラーフィルタ23及び画素電極24、ソース線26の各々を形成する。ボリイミド膜20の壁によって囲まれた領域に液体材料を塗布し、熱処理を加えて成膜し、カラーフィルタ23や画素電極24などの要素を形成する。ボリイミド膜20に遮光性を持たせ、画素領域の周りを遮光するブラックマトリクスとして機能させる。





【特許請求の範囲】

【請求項1】 少なくともデバイスの一部の要素を液体 材料を使用して成膜するデバイスの製造方法であって、 基板上にデバイスを構成する複数の要素の領域を割り当 てる工程と、

前記複数の要素の領域のうち、少なくとも液体材料を使 用する要素の領域の外周を壁で囲むとともに、それ以外: の領域を覆う囲繞膜を形成する囲繞膜形成工程と、

前記壁によって囲まれた領域に前記液体材料を塗布し、 熱処理を加えて成膜する成膜工程と、を含み、

前記囲繞膜は、遮光性を有するように形成される、デバ イスの製造方法。

【請求項2】前記デバイスは、カラーフィルタと画素電 極を含んで構成される画素領域を含み、

前記囲繞膜形成工程は、前記画素領域を形成すべき第1 の領域の外周を壁で囲み、それ以外の領域を覆う囲繞膜 を形成し、

前記成膜工程は、前記第1の領域内に、液体材料を用い て前記カラーフィルタ及び前記画素電極を形成する画素 領域形成工程を含む、請求項1に記載のデバイスの製造 20 方法。

【請求項3】前記デバイスは、前記画素電極が形成され た前記基板と、対向電極が形成された対向基板を所定間 隔で配置し、基板間に液晶層を挟んで構成される液晶表 示装置であり、

前記囲繞膜形成工程に先立って、前記画素電極と前記対 向電極によって前記液晶層に印加された電圧を所定時間 だけほぼ一定に維持するための蓄積容量を構成するため の容量線を前記基板上に形成する容量線形成工程を更に 含み、

前記容量線は、前記画素領域とその周囲の前記壁との境 界に沿って、前記境界及びその近傍を覆うように形成さ れる、請求項2に記載のデバイスの製造方法。

【請求項4】前配デバイスは、前記基板上にゲート電 極、ゲート絶録膜、チャネル領域及びソース/ドレイン 領域を順に積層して形成される薄膜トランジスタを更に 含んでおり、

前記囲繞膜形成工程は、前記ゲート電極、前記ゲート絶 **縁膜及び前記チャネル領域が形成された後の前記基板上** 域を形成すべき第2の領域の外周のそれぞれを壁で囲 み、それ以外の領域を覆う囲繞膜を形成し、

前記成膜工程は、前記第2の領域内に、液体材料を用い て前記ソース/ドレイン領域となる半導体膜を形成する 半導体膜形成工程を更に含む、請求項2又は3に記載の デバイスの製造方法。

【請求項5】前記半導体膜は、ケイ素化合物及びドーパ ント源を含有する液体材料を用いて形成される、請求項 4に記載のデパイスの製造方法。

【請求項6】前記デパイスは、前記薄膜トランジスタに 50

電流を供給するための配線を更に含み、

前記囲繞膜形成工程は、前記第1及び第2の領域の外周 と、前記配線を形成すべき第3の領域の外周のそれぞれ を壁で囲み、それ以外の領域を覆う囲繞膜を形成し、 前記成膜工程は、前記第3の領域内に、液体材料を用い て前記配線となる導電膜を形成する配線形成工程を更に 含む、請求項4又は5に記載のデバイスの製造方法。

【請求項7】前記導電膜は、導電性微粒子を含有する液 体材料を用いて形成される、請求項6に記載のデバイス 10 の製造方法。

【請求項8】更に、前記ソース/ドレイン領域及び前記 配線の上面を覆い、入射光の反射を抑制する反射防止膜 を形成する反射防止膜形成工程を含む、請求項7に記載 のデバイスの製造方法。

【請求項9】前記画素領域形成工程は、前記第1の領域 内に第1の液体材料を塗布し、熱処理を加えて前配カラ ーフィルタを形成した後に、前記第1の領域内に第2の 液体材料を塗布し、熱処理を加えて前記画素電極を形成 する、請求項2乃至8のいずれかに記載のデバイスの製 造方法。

【請求項10】前記画案領域形成工程は、前配第1の領 域内に第1の液体材料を塗布し、熱処理を加えて前配画 素電極を形成した後に、前配第1の領域内に第2の液体 材料を塗布し、熱処理を加えて前配カラーフィルタを形 成する、請求項2乃至8のいずれかに記載のデバイスの 製造方法。

【請求項11】前記画素領域形成工程は、前配第1の領 域内に液体材料を塗布して熱処理を加え、前記カラーフ ィルタと前記画素電極のそれぞれの機能を兼ね備える機 能膜を形成する、請求項2乃至8のいずれかに記載のデ 30 パイスの製造方法。

【請求項12】前記囲繞膜は、暗色の着色材料を混入し た熱硬化型のポリイミド前駆体を前記基板上に整布し、 熱処理を加えることにより形成される暗色のボリイミド 膜である、請求項1乃至11のいずれかに記載のデバイ スの製造方法。

【請求項13】前記囲繞膜は、暗色の着色材料を混入し た光硬化型のポリイミド前駆体を前記基板上に塗布し、 光照射を行うことにより形成される暗色のポリイミド膜 に、前記第1の領域の外周と、前記ソース/ドレイン領 40 である、請求項1乃至11のいずれかに記載のデバイス の製造方法。

> 【請求項14】前記囲繞膜形成工程は、前記基板上に絶 **縁膜を形成し、この絶縁膜に前記液体材料を使用する要** 素の領域を露出する開口部を形成することにより、前配 囲繞膜を形成する、請求項1乃至13のいずれかに記載 のデバイスの製造方法。

> 【請求項15】前記液体材料は、液滴吐出法を用いて供 給される、請求項1乃至14のいずれかに記載のデバイ スの製造方法。

> 【請求項16】基板上に形成される複数の要素を含んで

構成されるデバイスであって、

前記複数の要素のうち、少なくとも一部の要素の外周を 壁で囲み、それ以外の要素を覆うように囲繞膜が設けられており、

前記囲繞膜は、遮光性を有する部材によって形成されている、デバイス。

【請求項17】前記囲繞膜による壁によって囲まれる前 記一部の要素は、液体材料を用いて形成されるものであ る、請求項16に記載のデバイス。

【請求項18】前配一部の要素は、カラーフィルタと画 10素電極を含んで構成される画素領域であり、

前記囲繞膜は、少なくとも前記画素領域の外周を壁で囲むように設けられている、請求項16又は17に記載のデバイス。

【請求項19】前記デバイスは、前記画素電極が形成された前記基板と、対向電極が形成された対向基板を所定間隔で配置し、基板間に液晶層を挟んで構成される液晶表示装置であり、

前記画素電極と前記対向電極によって前記液晶層に印加された電圧を所定時間だけほぼ一定に維持するための著 20 積容量を構成するための容量線を含み、

前記容量線は、前記画素領域とその周囲の前記壁との境界に沿って、前記境界及びその近傍を覆うように形成されている、請求項18に記載のデバイス。

【請求項20】前記画素領域は、前記カラーフィルタ上 に前記画素電極を重ねて形成されている、請求項18又 は19に記載のデバイス。

【請求項21】前記画素領域は、前記画素電極上に前配 カラーフィルタを重ねて形成されている、請求項18又 は19に記載のデバイス。

【請求項22】前記画素領域は、前記カラーフィルタと前記画素電極のそれぞれの機能を兼ね備える機能膜によって形成されている、請求項18又は19に記載のデバイス。

【請求項23】前記基板上にゲート電極、ゲート絶縁 膜、チャネル領域及びソース/ドレイン領域を順に積層 して形成されており、前記画素電極又は前記機能膜を駆 動する薄膜トランジスタを更に備え、

前記囲繞膜は、前記画素領域の外周と、前記ソース/ドレイン領域の外周のそれぞれを壁で囲むように形成され 40 ている、請求項16乃至20のいずれかに記載のデバイス。

【請求項24】前記薄膜トランジスタに電流を供給する ための配線を更に備え、

前記囲繞膜は、前記画索領域、前配ソース/ドレイン領域及び前記配線のそれぞれの外周を壁で囲むように形成されている、請求項21に記載のデバイス。

【請求項25】前記囲繞膜は、暗色の着色材料を混入して形成されたポリイミド膜である、請求項16乃至24のいずれかに記載のデバイス。

【請求項26】請求項1乃至15のいずれかに記載のデバイスの製造方法により製造されたことを特徴とするデバイス。

【請求項27】請求項16乃至26のいずれかに記載の デバイスを備える電子機器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ等の 薄膜素子を含んで構成されるデバイス(例えば、液晶表 示装置など)の製造方法及びこの製造方法により製造さ れるデバイスに関する。

[0002]

【従来の技術】電気光学装置の1つである液晶表示装置は、薄く軽量であり、消費電力が少ないという特徴を有することから、パーソナルコンピュータ、携帯電話、ディジタルスチルカメラ、液晶テレビなどの様々な電子機器に用いられている。

【0003】液晶表示装置では、薄膜トランジスタなどの能動素子を用いて画素部が形成される。画素部を形成する薄膜トランジスタとしては、基板上にゲート電極を形成し、この上にチャネル領域やソース/ドレイン領域などの半導体層や絶縁層などを積層した逆スタガ型(あるいはボトムゲート型)の構造のものが多く用いられている。

【0004】このような薄膜トランジスタと、ゲート電極に信号を供給するための走査線、ソース/ドレイン領域にデータ信号を供給するためのデータ線、ソース/ドレイン領域と接続され、液晶層に電圧を印加するための画素電極、などの要素を組み合わせて液晶表示装置の画素回路が構成される。この画素回路が形成された基板

(アレイ基板) と、対向電極、カラーフィルタ及びカラーフィルタの周囲を遮光する遮光膜(いわゆるブラックマトリクス)などが形成された対向基板とを貼り合わせて、これらの間に液晶材料を封入することにより液晶パネルが構成される。そして、この液晶パネルに駆動回路やパックライトなどの周辺部材を取り付けることにより、液晶表示装置が構成される。

{0005}

【発明が解決しようとする課題】上述した液晶表示装置を製造する際には、CVD法やスパッタリング法などの気相堆積法(すなわち、真空プロセス)により薄膜を形成し、形成した薄膜のうちで不要な部分をフォトリソグラフィ法により除去(エッチング)するというプロセスを何度か繰り返すことにより形成されるのが一般的である。

【0006】しかしながら、このような従来の製造方法は、(1)成膜とエッチングからなるプロセスを何度も繰り返し行うために製造時間が長くなる、(2)形成した薄膜のうち、多くの部分を除去することとなるために原料の使用効率が悪い、(3)エッチング溶液などの廃

5

棄物が多く発生して処理コストがかさむ、などの不都合がある。これらの不都合により、従来の製造方法では、製造コストを低減することが難しかった。このような不都合は、液晶表示装置の大画面化に伴い、母材となるガラス基板が大型化するほど顕著となる。

【0007】本発明は、このような点に着目して創作されたものであり、製造コストを低減することを可能とするデバイスの製造方法を提供することを目的とする。

【0008】また、本発明は、低コスト化を図ることを可能とするデバイスを提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために、本発明は、少なくともデバイスの一部の要素を液体材料を使用して成膜するデバイスの製造方法であって、基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、複数の要素の領域のうち、少なくとも液体材料を使用する要素の領域の外周を壁で囲むとともに、それ以外の領域を覆う囲繞膜を形成する囲繞膜形成工程と、壁によって囲まれた領域に液体材料を塗布し、熱処理を加えて成膜する成膜工程を含んでおり、上述した囲 20 繞膜を遮光性を有するように形成する。

【0010】デバイスの一部の要素の領域の外周を壁で囲む囲繞膜を形成し、この囲繞膜による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、デバイスを構成する要素を形成しているので、CV D法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、囲繞膜による壁を設けていることが可能となる。また、囲繞膜による壁を設けていることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、デバイスの製造コストを低減することが可能となる。このような本発明の利点は、製造対象となるデバイスの規模が大きくなるほど顕著となる。

【0011】また、囲繞膜に遮光性を持たせることにより、この囲繞膜に覆われた部分への入射光を遮ることができるので、例えば、囲繞膜の下側に薄膜トランジスタなどの薄膜素子を形成する場合には、それらの薄膜素子 40の光照射による誤動作や出力特性の変化などの不都合を回避するための遮光膜としての機能を囲繞膜に兼ねさせることが可能となる。これにより、遮光膜を形成する工程が不要となるため、製造プロセスを簡略化して製造コストの低減を図ることが可能となる。

【0012】好ましくは、デバイスは、カラーフィルタと画素電極を含んで構成される画素領域を含む。そして、上述した囲繞膜形成工程においては、画素領域を形成すべき第1の領域の外周を壁で囲み、それ以外の領域を覆う囲繞膜を形成するようにし、上述した成膜工程に 50

は、第1の領域内に、液体材料を用いてカラーフィルタ 及び画素電極を形成する画素領域形成工程を含むように オス

【0013】液体材料を用いることにより、画索電極を 低コストに形成することが可能となる。また、この画案 電極を形成する際に用いる囲繞膜をカラーフィルタの形 成にも利用し、画素電極と同じ領域にカラーフィルタを 形成しているので、カラーフィルタの製造プロセスを簡 略化することが可能となる。また、デバイスとしてパッ クライト等の光の透過状態を制御して表示を行う液晶表 示装置などの非発光型表示装置を考えた場合には、画素 領域以外の領域が遮光性を有する囲繞膜によって覆われ るので、画素領域以外の部分での光漏れや、画素領域を 駆動する薄膜トランジスタ等への光入射を防ぐプラック マトリクスとして囲繞膜を機能させることが可能とな る。これにより、別途、ブラックマトリクスを形成する ことが不要となるので、製造プロセスの簡略化を図るこ とが可能となる。更には、カラーフィルタ、画索電極、 ブラックマトリクスを全て同一の基板上に形成するの で、他方の基板(対向基板)には、基板一面に対向電極 を成膜すればよく、特にパターニングなどは不要であ り、対向基板の製造プロセスを大幅に簡略化することが

【0014】好ましくは、デバイスは、画素電極が形成された基板と、対向電極が形成された対向基板を所定間隔で配置し、基板間に液晶層を挟んで構成される液晶表示装置である。そして、上述した囲繞膜形成工程に先立って、画素電極と対向電極によって液晶層に印加された電圧を所定時間だけほぼ一定に維持するための蓄積容量を構成するための容量線を基板上に形成する容量線形成工程を更に含むようにし、この容量線形成工程において、容量線を画素領域とその周囲の壁との境界に沿って、境界及びその近傍を覆うように形成する。

【0015】囲繞膜を設け、液体材料を使用して画素電極やカラーフィルタを形成する場合には、囲繞膜による壁の近く、すなわち画素領域の外周の近傍において、画素電極やカラーフィルタの膜厚が不均一になりやすく、この部分で透過率が一様とならない場合がある。そこで、画素領域とその周囲の壁との境界に沿って、境界及びその近傍を覆うような形状に容量線を形成することにより、画素領域の外周近傍の透過率が一様とならない領域における光の通過を容量線によって遮蔽することが可能となり、表示ムラなどの不都合を抑え、表示品質の向上を図ることが可能となる。更に、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域の外周に沿って容量線を形成するので、画素領域内に占める容量線の面積の割合が低下し、開口率を向上させることが可能となる。

【0016】好ましくは、デバイスは、画素電極を駆動する薄膜トランジスタであって、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース/ドレイン領域

を順に積層して形成される薄膜トランジスタを更に含む。そして、上述した囲繞膜形成工程においては、ゲート電極、ゲート絶縁膜及びチャネル領域が形成された後の基板上に、第1の領域の外間と、ソース/ドレイン領域を形成すべき第2の領域の外間のそれぞれを壁で囲み、それ以外の領域を覆う囲繞膜を形成するようにし、上述した成膜工程には、第2の領域内に、液体材料を用いてソース/ドレイン領域となる半導体膜を形成する半導体膜形成工程を更に含めるようにする。このように、半導体膜についても液体材料を用いて形成することにより、デバイスの製造コストを更に削減することが可能となる。

【0017】また、半導体膜は、ケイ素化合物及びドーパント源を含有する液体材料を用いて形成することが好ましい。このような液体材料の具体例としては、シクロペンタシラン(SisHis)など、1個以上の環状構造を持ったケイ素化合物の溶液に、紫外線を照射することによって光重合させて高次シランを含有する液体としたものが挙げられる。また、ドーパント源の具体例としては、リンなどの5族元素あるいはホウ素などの3族元 20素を含有する物質が挙げられる。このようなケイ素化合物及びドーパント源を含有する液体材料を使用することにより、ドーパントが高濃度にドーピングされたシリコン膜を容易に形成することが可能となる。

【0018】好ましくは、デバイスは、薄膜トランジスタに電流を供給するための配線を更に含む。そして、上述した囲繞膜形成工程においては、第1及び第2の領域の外周と、配線を形成すべき第3の領域の外周のそれぞれを壁で囲み、それ以外の領域を覆う囲繞膜を形成するようにし、上述した成膜工程には、第3の領域内に、液 30体材料を用いて配線となる導電膜を形成する配線形成工程を更に含めるようにする。このように、配線となる導電膜についても液体材料を用いて形成することにより、デバイスの製造コストを更に削減することが可能となる。

【0019】また、導電膜は、導電性微粒子を含有する液体材料を用いて形成することが好ましい。ここで、導電性微粒子としては、金、銀、銅、バラジウム、ニッケルのいずれかを含有する金属微粒子や、導電性ポリマー、超電導体の微粒子などが挙げられるが、特に金属微粒子が好ましい。このような導電性微粒子を含有する液体材料を使用することにより、良好な導電膜を容易に形成することが可能となる。

【0020】好ましくは、ソース/ドレイン領域及び配線の上面を覆い、入射光の反射を抑制する反射防止膜を形成する反射防止膜形成工程を更に含む。これにより、基板に入射した光がソース/ドレイン領域や配線で反射することによる、コントラストの低下などの表示品質の低下を回避することが可能となる。

【0021】好ましくは、画素領域形成工程において

は、第1の領域内に第1の液体材料を塗布し、熱処理を 加えてカラーフィルタを形成した後に、第1の領域内に 第2の液体材料を塗布し、熱処理を加えて画素電極を形 成する。

【0022】好ましくは、画素領域形成工程においては、第1の領域内に第1の液体材料を塗布し、熱処理を加えて画素電極を形成した後に、第1の領域内に第2の液体材料を塗布し、熱処理を加えてカラーフィルタを形成する。

【0023】好ましくは、画素領域形成工程においては、第1の領域内に液体材料を塗布して熱処理を加え、カラーフィルタと画素電極のそれぞれの機能を兼ね備える機能膜を形成する。

【0024】上述した囲繞膜は、暗色の着色材料を混入した熱硬化型のポリイミド前駆体を基板上に塗布し、熱処理を加えることにより形成される暗色のポリイミド膜であることが好ましい。また、囲繞膜は、暗色の着色材料を混入した光硬化型のポリイミド前駆体を基板上に塗布し、光照射を行うことにより形成される暗色のポリイミド膜であることも好ましい。これらの方法により、進光性を有する囲繞膜を容易に形成することが可能となる。

【0025】好ましくは、上述した囲繞膜形成工程においては、基板上に絶縁膜を形成し、この絶縁膜に液体材料を使用する要素の領域を露出する開口部を形成することにより囲繞膜を形成する。これにより、液体材料を使用する複数の要素の領域の外周を壁で囲む囲繞膜を容易に形成することが可能となる。

【0026】好ましくは、上述した各液体材料は、液滴吐出法を用いて供給される。これにより、滴下位置及び滴下量を適切に制御し、かつ高速に液体材料を供給することが可能となる。

【0027】また、本発明は上述したいずれかの製造方法によって製造されることを特徴とするデバイスでもある。これにより、デバイスの低コスト化を図ることが可能となる。より具体的には、本発明のデバイスは、以下に述べるような構成を有するものである。すなわち、本発明のデバイスは、基板上に形成される複数の要素を含んで構成されるデバイスであって、複数の要素のうち、少なくとも一部の要素の外周を壁で囲み、それ以外の要素を覆うように囲繞膜が設けられており、この囲繞膜は、遮光性を有する部材によって形成されている。

{0028} また、囲繞膜による壁によって囲まれる一部の要素は、液体材料を用いて形成されるものであることが好ましい。

【0029】また、一部の要素は、カラーフィルタと面素電極を含んで構成される画素領域であり、囲繞膜は、少なくとも画素領域の外周を壁で囲むように設けられていることが好ましい。

50 【0030】上述したデバイスは、画案電極が形成され

される絶縁性の板状部材の基板を用いることが可能であ り、本実施形態では、ガラス基板を用いている。

10

た基板と、対向電極が形成された対向基板を所定間隔で 配置し、基板間に液晶層を挟んで構成される液晶表示装 置であることが好ましい。そして、この液晶表示装置 は、画素電極と対向電極によって液晶層に印加された電 圧を所定時間だけほぼ一定に維持するための蓄積容量を 構成するための容量線を含んでおり、容量線は、画素領 域とその周囲の前記壁との境界に沿って、境界及びその 近傍を覆うように形成されていることが好ましい。

【0031】上述した画素領域は、カラーフィルタ上に 画素電極を重ねて形成されていることが好ましい。ま た、画素領域は、画素電極上にカラーフィルタを重ねて 形成されていることも好ましい。更に、画素領域は、カ ラーフィルタと画素電極のそれぞれの機能を兼ね備える 機能膜によって形成されていることも好ましい。

【0032】また、基板上にゲート電極、ゲート絶縁 膜、チャネル領域及びソース/ドレイン領域を順に積層 して形成されており、画素電極又は機能膜を駆動する薄 膜トランジスタを更に備えており、囲繞膜は、画素領域 の外周と、薄膜トランジスタのソース/ドレイン領域の 外周のそれぞれを壁で囲むように形成されていることが 20 好ましい。

【0033】また、薄膜トランジスタに電流を供給する ための配線を更に備えており、囲繞膜は、画素領域、ソ ース/ドレイン領域及び配線のそれぞれの外周を壁で囲 むように形成されていることが好ましい。

【0034】上述した囲繞膜は、暗色の着色材料を混入 して形成されたポリイミド膜であることが好ましい。

【0035】また、本発明は、上述したデパイスを備え る電子機器でもある。電子機器を一例としては、パーソ ナルコンピュータや液晶テレビなどが挙げられる。

[0036]

【発明の実施の形態】以下、本発明を適用した一実施形 態の液晶表示装置とその製造方法について、図面を参照 しながら説明する。

【0037】本発明において、液滴吐出法とは、液滴を 所望の領域に吐出することにより、被吐出物を含む所望 パターンを形成する方法であり、インクジェット法と呼 ぶこともある。但し、この場合、吐出する液滴は、印刷 物に用いられる所謂インクではなく、デバイスを構成す る材料物質を含む液状体であり、この材料物質は、例え 40 ばデバイスを構成する導電物質又は絶縁物質として機能 し得る物質を含むものである。さらに、液滴吐出とは、 吐出時に噴霧されるものに限らず、液状体の1滴1滴が 連続するように吐出される場合も含む。

【0038】図1は、本実施形態の液晶表示装置の構成 を概略的に示す図である。本実施形態の液晶表示装置 は、素子基板(アレイ基板)と対向基板とが互いに一定 の間隙を保って貼付され、この間隙に液晶材料が挟まれ た構成となっている。案子基板および対向基板として は、ガラス、石英またはプラスティック等によって構成 50 部28を介して画索電櫃24と電気的に接続されてい

【0039】図1に示すように、ガラス基板10上に は、複数本の走査線12がX(行)方向に延在して形成 されており、これらの走査線12は、走査線駆動回路1 30に接続されている。また、ガラス基板10上には、 複数本のデータ線26がY(列)方向に延在して形成さ れており、これらのデータ線26は、データ線駆動回路 140に接続されている。そして、画素部100は、走 10 査線12とデータ線26との各交差に対応して設けられ て、マトリクス状に配列している。なお、走査線駆動回 路130やデータ線駆動回路140は、ガラス基板10 上に形成されていてもよい。

【0040】図2は、画素部100の具体的な構成例を 示す図である。同図に示す画素部100は、薄膜トラン ジスタTのゲートが走査線12に、ソースがデータ線2 6に、ドレインが画素電極24にそれぞれ接続されると ともに、画素電極24と対向電極50との間に電気光学 材料たる液晶してが挟まれた構成を有している。また、 画素電極24と接地電位GNDとの間には、蓄積容量6 0が形成されている。この蓄積容量60は、薄膜トラン ジスタTを介して画素電極24に電圧が印加された後、 この印加電圧を必要な時間だけほぼ一定に維持するため に設けられた容量(キャパシタンス)である。対向電極 50は、画素電極24と対向するように対向基板に一面 に形成される、各画素に共通な透明電極である。

【0041】次に、図2に示した画素部100の具体的 な構造について説明する。図3は、本実施形態の液晶表 示装置の画素部の具体的な構造を示す図である。 図3 (a) は、1つの画素部100に着目して示した平面図 であり、図3 (b) は、図3 (a) に示すA-A′ 断面 図である。

【0042】図3(b)に示すように、本実施形態の薄 膜トランジスタTは、いわゆる逆スタガ型の構造を有し ており、ガラス基板10上に成形されたゲート電極13 と、このゲート電極13上に形成されたゲート絶縁膜1 6と、ゲート絶縁膜16上に形成されたチャネル領域1 8と、このチャネル領域18上に形成されたソース/ド レイン領域22を備えている。

【0043】また、上述した薄膜トランジスタTと、走 査線(ゲート線)12、容量線14、カラーフィルタ2 3、画素電極24、データ線(ソース線)26、反射防 止膜30のそれぞれを含んで、液晶表示装置の画素部1 00が構成されている。本実施形態では、カラーフィル 夕23と画素電極24は、ガラス基板10上の同じ領域 に重ねて形成されており、これらによって画素領域が形 成されている。また、薄膜トランジスタTのゲート電極 13は、ゲート線12と一体に形成されている。

【0044】一方のソース/ドレイン領域22は、接続

る。画素電極24は、液晶LCに電圧を印加するためのものである。また、他方のソース/ドレイン領域22 は、接続部29を介してデータ線26と接続されている。

【0045】容量線14は、上述した蓄積容量60(液晶層の充電電荷をより安定に保持するための容量)を形成するためのものであり、画素電極24の下層に形成されている。本実施形態では、容量線14は、カラーフィルタ23等が形成される画素領域の周囲を囲むような形状に形成されており、画素領域の周辺からの光漏れを防10止する遮光膜(ブラックマトリクス)としての機能も兼ねている。容量線14の形状や形成工程の詳細については後述する。

【0046】また、ソース/ドレイン領域22、カラーフィルタ23、画素電極24、データ線26のそれぞれの周囲を取り囲むようにして、ポリイミド膜20による壁(バンク)が形成されている。このポリイミド膜20は、ソース/ドレイン領域22、カラーフィルタ23、画素電極24、データ線26のそれぞれを形成する際に用いるものであり、その詳細については後述する。

【0047】反射防止膜30は、データ線26と、薄膜トランジスタTのソース/ドレイン領域22上に形成された接続部28、29の上面に形成されており、これらデータ線26等による光反射を防止する。すなわち、本実施形態では、データ線26や接続部28、29は、金属膜によって形成されており、これらの金属膜の表面に入射する光を反射して液晶表示装置の表示品質を低下させる場合があるため、これらのデータ線26等の上面に反射防止膜30を形成し、光の反射を防止している。また、この反射防止膜30は、データ線26や接続部28、29を保護する保護膜としての機能も兼ね備えている。

【0048】このような画素部100をガラス基板10上にマトリクス状に形成することによりアレイ基板が構成される。そして、このアレイ基板と、一面に対向電極50が形成された対向基板のそれぞれに対して配向膜形成などの表面処理を行った後に両者を貼り合わせて、アレイ基板と対向基板の間に液晶材を注入し、駆動回路やパックライトなどを取り付けることにより液晶表示装置が構成される。液晶表示装置の具体例については後述す40る。

【0049】次に、本実施形態の薄膜トランジスタ及びこの薄膜トランジスタを含んで構成される画素回路の製造方法について詳細に説明する。図4~図9は、本実施形態の製造方法について説明する説明図である。

【0050】(ゲート線、ゲート電極及び容量線の形成工程)図4は、ゲート線、ゲート電極及び容量線の形成工程を説明する図である。図4(a)はガラス基板10を上面側から見た平面図を示し、図4(b)は図4

(a) に示すB-B'断面を示している。

【0051】図4に示すように、ガラス基板10上の所定位置に、液滴吐出法によって、ゲート線12及びゲート電極13を一体に形成するとともに、容量線14を形成する。これらのゲート線12等は、一般的なスパッタリング法、プラズマ化学気相堆積法(PECVD法)や低圧化学気相堆積法(LPCVD法)等の気相堆積法によってガラス基板10の上面全体に導電膜を製膜した後

に、フォトリソグラフィ法によるパターン形成を行うこ

. 12

とによって形成することが可能である。 {0052}また、図4(a)に示すように、容量線1 4は、画素領域102(カラーフィルタ23及び画素電 極24の形成領域)の外周を囲むようにして形成され る。これにより、容量線14に画素領域102の周辺か らの光漏れを防止するプラックマトリクス(遮蔽膜)と しての機能を兼用させて、画素領域102の面積をより

広く確保し、開口率を向上させることが可能となる。

[0053] なお、ゲート線12、ゲート電極13及び容量線14は、液体材料を使用して形成するようにしてもよい。この場合には、まずガラス基板10の上面に、ある程度の一様な撥液性を持たせる。次に、ガラス基板10の上面に対して、液滴吐出法などの液体吐出方法によって、導電性微粒子を含有する溶液を吐出し、ゲート線12、ゲート電極13及び容量線14のそれぞれを描画する。その後、溶液が塗布されたガラス基板10に熱処理を行うことにより、ゲート線12、ゲート電極13及び容量線14が形成される。

【0054】ここで、導電性微粒子としては、金、銀、 銅、パラジウム、ニッケルのいずれかを含有する金属微 粒子や、導電性ポリマーや超電導体の微粒子などが考え られる。本実施形態では、これらの導電性微粒子を有機 溶媒に分散させて生成した溶液を用いる。微粒子を分散 させるために、微粒子表面に有機物などをコーティング して使うこともできる。また、基板に塗布するにあた り、溶媒への分散のしやすさと液滴吐出法の適用の観点 から、微粒子の粒径は0. 1μ以下であることが好まし い。例えば、粒径が0.01 µm程度の銀の微粒子を含 有するペースト(分散溶媒としてαーテルピネオールを 使用)をトルエンで希釈し、粘度が8 c P程度となるよ うにして溶液を用いることにより、幅20 μm、厚さ 0. 5 μm、抵抗率2 μ Q c m の ゲート 練 1 2、ゲート 電極13及び容量線14を形成することが可能である。 【0055】ところで、容量練14は、ブラックマトリ クスとしての機能も兼用させていることから、その形状 を比較的に精度よく形成する必要がある。このため、液 体材料を使用して容量線14を形成する場合には、容量 線14の形成領域の周囲を囲む壁(パンク)を形成した 後に溶液の吐出を行うか、あるいは、ガラス基板10の 上面に対する撥液処理に加えて、容量線14の形成領域 に対して親液処理を行った後に溶液の吐出を行うことが 50 望ましい。これらの方法により、容量線14の形成領域

13

へ塗布された溶液の広がりを抑制し、容量線14の形状 をより精度よく形成することが可能になる。なお、同様 な方法をゲート線12、ゲート電極13の形成にも適用 し、これらの形状精度を向上させることも可能である。

【0056】(ゲート絶縁膜及び非晶質シリコン膜の形 成工程)図5は、ゲート絶縁膜及び非晶質(アモルファ ス)シリコン膜の形成工程を説明する図である。図5 (a) はガラス基板10を上面側から見た平面図を示 し、図5 (b) は図5 (a) に示すC-C′断面を示し ている。

【0057】図5に示すように、ガラス基板10、ゲー ト線12、ゲート電極13及び容量線14のそれぞれを 覆うように、ガラス基板10の上面全体にゲート絶縁膜 16を形成する。このゲート絶縁膜16としては、PE CVD法によって窒化シリコン (SiNx) 膜を形成す ることが好適である。また、窒化シリコンと酸化シリコ ン(SiO₂)を重ねて堆積した2層構造の膜によって ゲート絶縁膜16を形成してもよい。この場合には、C VD法において、成膜途中で反応ガスを変更することに より複数種類の薄膜を連続的に製膜する、いわゆる連続 20 CVD法を用いて膜形成を行うことが好適である。

【0058】次に、ゲート絶縁膜16上の所定位置に、 非晶質シリコン膜からなるチャネル領域18を形成す る。具体的には、チャネル領域18は、PECVD法な どの気相堆積法によってガラス基板10の上面全体に非 晶質シリコン膜を形成した後に、所望の形状にバターニ ングすることによって、図5 (a) に示すように、ゲー ト電極13上に島状に形成される。また、ガラス基板1 0への非晶質シリコン膜の形成は、連続CVD法を用い ることにより、上述したゲート絶縁膜16の形成と連続 30 して行うことが更に望ましい。

【0059】 (ポリイミド膜によるパンクの形成工程) 図6は、ポリイミド膜によるバンク(壁)の形成工程を 説明する図である。図6 (a) はガラス基板10を上面 側から見た平面図を示し、図6(b)は図6(a)に示 すD-D′断面を示している。

【0060】図6に示すように、ガラス基板10等の上 面に、所定形状の開口部a1、a2、a3、a4を有す るポリイミド膜20を形成する。具体的には、ポリイミ ド膜20に設けられている開口部a1は、後の工程にお 40 いてカラーフィルタ23及び画案電極24が形成される べき領域(上述した画素領域102)を露出するように 形成される。これにより、カラーフィルタ23及び画素 電極24の形成領域の外周にポリイミド膜20によるパ ンクが形成される。

【0061】 開口部 a 2 は、後の工程においてデータ線 26が形成されるべき領域を露出するように形成され る。これにより、データ線26の形成領域の周囲に、ポ リイミド膜20によるパンクが形成される。同様に、開 口部 a 3、 a 4 は、後の工程において、薄膜トランジス 50 タTのソース/ドレイン領域22が形成されるべき領域 を露出するように形成される。これにより、ソース/ド レイン領域22の形成領域の周囲に、ポリイミド膜20 によるパンクが形成される。

14

【0062】また、ポリイミド膜20は、遮光性を有す るように着色がなされた着色層120と、着色がなされ ない非着色層121とを積層した2層構造とする。この ような2層構造を有するポリイミド膜20は、例えば、 以下のような方法によって形成することが可能である。

【0063】ポリイミド前駆体に着色材料(例えば、黒 色の染料、顔料、その他の微粒子など)を混入した溶剤 を用いて、ガラス基板10の上面全体に着色層120を 形成する。ポリイミド前駆体としては、通常の熱硬化型 のものでもよく、紫外線硬化型のものでもよい。このよ うなポリイミド前駆体をガラス基板10の上面全体に鉋 布し、その後、熱処理 (例えば、300~400℃程 度)、または紫外線照射後に熱処理を行うことにより着 色層120を形成することができる。また、この着色層 は、ポリイミド以外でも遮光性があって絶縁体であれば 何でも良く、たとえば金属酸化物の薄膜をスパッタや、 ソルゲル法などで形成してもよい。

【0064】次に、着色層120の上面全体に、通常の (すなわち、着色がなされていない)紫外線硬化型のボ リイミド前駆体を塗布する。そして、上述した開口部a 1~a4に対応したパターンを有するマスクを通して、 ポリイミド前駆体に紫外線を照射し、現像した後に熱処 理(例えば、300~400℃程度)を行い、非着色層 121のパターンを形成する。このとき、非着色層12 0の下層に着色層120が存在するため、紫外線照射を 行った際にも、薄膜トランジスタTのチャネル領域18 等には、紫外線がほとんど届かない。これにより、チャ ネル領域18の半導体膜の劣化を回避し、薄膜トランジ スタTの特性低下を防止することが可能である。

【0065】その後、パターン形成がなされた非着色層 121をエッチングマスクとして用いて、ドライエッチ ング(又はウェットエッチング)。を行う。これにより、 着色層120は、開口部 a1~ a4に露出している部分 が除去される。レジストの機能を兼ねている非着色層1 21も、エッチング時にある程度一緒に除去されるが通 常は非着色層121は着色層120よりも厚く形成する ため、図に示すような二層の囲繞膜パターンが形成され る。このようにして、開口部a1~a4が設けられてお り、着色層120と非着色層121からなる2層構造の ポリイミド膜20が形成される。ポリイミド膜20の厚 さは、 $0.5\sim10\mu m$ 程度にすることが好適である。 【0066】なお、ポリイミド膜20は、着色層120 のみからなる1層構造としてもよい。例えば、紫外線硬 化型のポリイミド前駆体に黒色の染料や顔料などを混入 した溶剤をガラス基板10の上面全体に塗布し、紫外線

照射を行うことにより、ガラス基板10の上面全体に着

色層120を形成する。その後フォトレジストを用いたパターニングとエッチングを行うことにより、開口部 a 1~a 4 が設けられ、着色層120のみからなる1層構造のポリイミド膜20を形成することが可能である。また、熱硬化型のポリイミド前駆体を用いた場合についても、同様な方法により着色層120のみからなる1層構造のポリイミド膜20を形成することが可能である。

【0067】 (ソース/ドレイン領域の形成工程) 図7は、ソース/ドレイン領域の形成工程を説明する図である。図7(a)はガラス基板10を上面側から見た平面 10図を示し、図7(b)は図7(a)に示すE-E′断面図を示している。

【0068】図7に示すように、ポリイミド膜20に設けられた開口部 a3、a4 (図6参照)の内側に、ドーパントが高濃度に添加された非晶質シリコン膜からなるソース/ドレイン領域22を形成する。本実施形態では、ソース/ドレイン領域22は、液滴吐出法を用いて形成される。

【0069】具体的には、まず、リンなどの5族元素あるいはホウ素などの3族元素を含有する物質をドーパン 20ト源として添加したケイ素化合物を含有する溶液、または、それらの元素(リン、ホウ素等)で変性されたケイ素化合物と変性されていないケイ素化合物とを含有する溶液を液滴吐出ヘッドから吐出し、開口部a3、a4の内部に充填する。以下、このようなケイ素化合物を含有する溶液を「シリコン溶液」と称することとする。

【0070】次に、開口部a3、a4のそれぞれに充填したシリコン溶液を乾燥させて、その後、300℃~400℃程度の温度で焼成する。これら一連の処理は、窒素などの不活性ガスの雰囲気中で行われる。これにより、ポリイミド膜20によって形成されるバンクに周囲を囲まれた開口部a3、a4の内部に、ドーパント源(ドナー又はアクセプタ)が高濃度にドーピングされた非晶質シリコン膜からなるソース/ドレイン領域22が形成される。

【0071】ここで、上述したケイ素化合物としては、シクロペンタシラン(Sighio)など、1個以上の環状構造を持ったものに、紫外線を照射することによって光重合させて高次シランとしたものを用いることが特に好ましい。この場合には、リン化合物やホウ素化合物 40を混合した後に紫外線を照射し、重合時にこれらを取り込んだ形で高次シラン化合物とすることが更に好ましい。また、シリコン溶液を形成するための溶媒としては、ケイ素化合物を溶解し、該化合物と反応しないものであれば特に限定されないが、通常、室温での蒸気圧が0.001~200mmHgのものが好適である。溶媒の具体例としては、ベンゼンやトルエンなどの炭素水素系溶媒が挙げられる。

【0072】なお、更に好ましくは、液滴吐出ヘッドからシリコン溶液を吐出をするより以前に、開口部 a 3、

a4の内側を親液化し、その周囲については撥液化して おくとよい。親液化、撥液化の処理は、例えば、ガラス 基板10の全体を大気圧プラズマで酸素プラズマ処理し て親液化し、次いで、CF4プラズマ処理を行い、ポリ イミド膜20の部分のみを撥液化することにより実現可 能である。

16

【0073】 (データ線及び接続部の形成工程) 図8は、データ線及び接続部の形成工程を説明する図である。図8(a)はガラス基板10を上面側から見た平面図を示し、図8(b)は図8(a)に示すF-F′断面図を示している。

【0074】図8に示すように、ポリイミド壁20に設 けられた開口部a2 (図6参照) の内側にデータ線26. を形成する。本実施形態では、データ線26についても 液滴吐出法を用いて形成される。具体的には、液滴吐出 法によって、導電性微粒子を含有する溶液を液滴吐出へ ッドから吐出して開口部a2の内部に充填し、その後、 乾燥及び熱処理(例えば、300℃30分間)を行う。 これにより、ポリイミド膜20によるパンクに周囲を囲 まれた開口部a2の内部に、データ線26が形成され る。ここで、導電性微粒子としては、金、銀、銅、パラ ジウム、ニッケルのいずれかを含有する金属微粒子や、 導電性ポリマーや超電導体の微粒子などが考えられる。 本実施形態では、銀を含有する金属微粒子を有機溶媒に 分散させて生成した溶液を用いる。微粒子を分散させる ために、微粒子表面に有機物などをコーティングして使 うこともできる。また、基板に塗布するにあたり、溶媒 への分散のしやすさと液滴吐出法の適用の観点から、微 粒子の粒径は0. 1μ以下であることが好ましい。

【0075】また、データ線26の形成と併せて、金属 微粒子を含有した上記溶液を用いて、一方のソース/ドレイン領域22と、後の工程で形成される画素電極24 の間の電気的接続を図るための接続部28と、ソース/ドレイン領域22とデータ線26の間の電気的接続を図るための接続部29をそれぞれ形成する。図8に示すように、接続部29は、ソース/ドレイン領域22とデータ線26の間に存在するポリイミド膜20によるパンクを乗り越えるようにして形成される。

【0076】(カラーフィルタ及び画素電極の形成工程) 図9は、カラーフィルタ及び画素電極の形成工程を説明する図である。図9(a)はガラス基板10を上面側から見た平面図を示し、図9(b)は図9(a)に示すG-G′断面図を示している。

【0077】図9に示すように、ポリイミド膜20に般けられた閉口部a1 (図6参照)の内側にカラーフィルタ23を形成する。本実施形態では、このカラーフィルタ23についても液滴吐出法を用いて形成される。具体的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッドから吐出して開口部a1の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜20

によるバンクに周囲を囲まれた開口部 a 1 の内部にカラーフィルタ 2 3 が形成される。

【0078】次に、カラーフィルタ23上に画素電極2 4を形成する。図9に示すように、ポリイミド膜20に 設けられた開口部a1 (図6参照) の内側であって先に 形成されたカラーフィルタ23上に、ITO(Indium T in Oxide) 膜からなる画素電極24を形成する。本実施 形態では、画素電極24についても液滴吐出法を用いて 形成される。具体的には、塗布型のIT〇溶液を液滴吐 出ヘッドから吐出して開口部a1の内部に充填し、その 10 後、乾燥処理及び熱処理を行う。これにより、ポリイミ ド膜20によるパンクに周囲を囲まれた開口部 a 1の内 部に画素電極24が形成される。例えば、一般的なIT ○塗布液を開口部a1に充填した後に、160℃の空気 雰囲気中で5分間乾燥させ、その後に、250℃の空気 雰囲気中で60分間の熱処理を行うことにより、厚さ1 500 A程度の画素電極24を形成することが可能であ る.

【0079】また、画素電極24は、一部を接続部28 と接するようにし、両者の間で電気的接続が図られるよ 20 うにして形成される。具体的には、図9に示すように、 画素電極24の一部は、ソース/ドレイン領域22と画 素電極24の間に存在するポリイミド膜20によるバン クを乗り越えるようにして形成される。

【0080】(反射防止膜の形成工程)次に、上述した図3に示したように、データ線26と、薄膜トランジスタTのソース/ドレイン領域22上に形成された接続部28、29のそれぞれの上面に、絶縁性の黒色インクを塗布して乾燥させることにより、反射防止膜30は、金属膜する。上述したように、この反射防止膜30は、金属膜がらなるデータ線26及び接続部28、29を保護するとともに、データ線26及び接続部28、29を保護する保護膜としての機能を兼ね備える。

【0081】以上の製造プロセスにより、上述した図3に示した本実施形態の薄膜トランジスタTと、これを含んで構成される画素部100が完成する。また、必要に応じて、画素部100の上面に酸化シリコン膜などによる保護膜を形成してもよい。

【0082】このように、本実施形態の製造方法は、液晶表示装置の一部の要素の領域の外周を壁で囲むポリイ 40ミド膜20を形成し、このポリイミド膜20による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、各要素を形成している。これにより、CVD法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、ポリイミド膜20による壁を設けていることから、液体材料を塗布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の 50

量を減らして処理コストを削減することが可能となる。したがって、製造コストを低減することが可能となる。 {0083} また、ポリイミド膜20に遮光性を持たせているので、このポリイミド膜20に覆われた部分への入射光を遮ることができる。これにより、ポリイミド膜20の下側に形成される薄膜トランジスタTのチャネル領域18への光照射による誤動作や出力特性の変化などの不都合を回避することが可能となる。したがって、チャネル領域18などへの光照射を回避するための遮光膜を別途形成する必要がなくなり、製造プロセスを簡略化して製造コストの低減を図ることが可能となる。

【0084】次に、カラーフィルタ及び画素電極の形成工程について、他の実施形態を説明する。上述した実施形態では、カラーフィルタを先に形成し、その上に画素電極を重ねて形成していたが、画素電極を先に形成し、その上にカラーフィルタを重ねて形成するようにしてもよい。以下、この実施形態におけるカラーフィルタ及び画素電極の形成工程について説明する。

【0085】図10は、画素電極を先に形成し、その上にカラーフィルタを形成する場合の形成工程について説明する説明図である。図10(a)はガラス基板10を上面側から見た平面図を示し、図10(b)は図10(a)に示すH-H′断面図を示している。

【0086】図10に示すように、ボリイミド膜20に設けられた開口部 a1 (図6参照)の内側に、液滴吐出法を用いて、ITO (Indium Tin Oxide)膜からなる画素電極24aを形成する。具体的には、盤布型のITO溶液を液滴吐出ヘッドから吐出して開口部 a1の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ボリイミド膜20によるパンクに周囲を囲まれた関口部 a1の内部に画素電極24aが形成される。また、画素電極24aは、一部を接続部28と接するようにし、両者の間で電気的接続が図られるようにして形成される。具体的には、図10に示すように、画素電極24aの一部は、ソース/ドレイン領域22と画素電極24aの間に存在するボリイミド膜20によるパンクを乗り越えるようにして形成される。

【0087】次に、図10に示すように、ボリイミド膜20に設けられた開口部 a1 (図6参照)の内側であって画素電極24 a上に、液滴吐出法を用いてカラーフィルタ23 aを形成する。具体的には、カラーフィルタ用樹脂組成物を液滴吐出ヘッドから吐出して開口部 a1の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ボリイミド膜20によるパンクに周囲を囲まれた開口部 a1の内部にカラーフィルタ23 aが形成される。その後、上述した実施形態と同様にして反射防止膜30を形成することにより、薄膜トランジスタTが形成される。

囲を最小限に抑えることができるので原料の使用効率が {0088} また、上述した実施形態では、カラーフィよく、エッチングの回数が少なくなることから廃棄物の 50 ルタと画素電極を重ねて形成することによって画案領域

を形成していたが、これらのカラーフィルタ(CF)と 画素電極の各々の機能を兼ね備える一体の機能膜として 画素領域を形成するようにしてもよい。なお、以後の説明では、カラーフィルタと画素電極の各々の機能を兼ね 備えた機能膜を「CF/画素電極」と称することとす る。以下、この実施形態におけるCF/画素電極の形成 工程について説明する。

【0089】図11は、カラーフィルタとしての機能を 兼ね備えた画素電極 (CF/画素電極) を形成する場合 の形成工程について説明する説明図である。図11 (a) はガラス基板10を上面側から見た平面図を示 し、図11(b) は図11(a) に示すK-K′断面図

を示している。

して形成される。

【0090】図11に示すように、ポリイミド膜20に設けられた開口部a1の内側に、液滴吐出法を用いてCF/画素電極25を形成する。具体的には、塗布型のITO溶液に各種の染料や顔料、あるいは導電性のカラーレジストを混ぜて生成した溶液を液滴吐出ヘッドから吐出して開口部a1の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜20によるパンクに周囲を囲まれた開口部a1の内部にCF/画素電極25が形成される。また、CF/画素電極25は、一部を接続部28と接するようにし、両者の間で電気的接続が図られるようにして形成される。具体的には、図11に示すように、CF/画素電極25の一部は、ソース/ドレイン領域22とCF/画素電極25の間に存在するポリイミド膜20によるパンクを乗り越えるように

【0091】なお、上述した各実施形態では、データ線を形成した後に、カラーフィルタと画素電極の形成を行 30っていたが、これらの形成順序を入れ替えてもよい。

【0092】また、上述した実施形態では、薄膜トランジスタTのチャネル領域18となるべき非晶質シリコン膜は、PECVD法などの気相堆積法によって形成していたが、液滴吐出法によって形成することも可能である。

【0093】図12は、液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。図12(a)はガラス基板10を上面側から見た平面図を示し、図12(b)は図12(a)に示すJ-J′断 40面を示している。

【0094】まず、上述した実施形態と同様にして、ゲート線12、ゲート電極13及び容量線14のそれぞれを覆うように、ガラス基板10の上面全体にゲート絶縁膜16を形成する(図5参照)。次に、ゲート絶縁膜16が形成された後のガラス基板10を窒素雰囲気中に導入する。

【0095】次に、液滴吐出ヘッドを用いて、チャネル 領域を形成すべき範囲にシリコン溶液(ケイ素化合物を 含有する溶液)を吐出する。この場合のシリコン溶液と 50 しては、上述したソース/ドレイン領域の形成に用いられるものと同様のケイ素化合物を含有する溶液であって、リンなどの5族元素あるいはホウ素などの3族元素からなるドーパント源が添加されていないものが好適である。

【0096】その後、吐出されたシリコン溶液を乾燥させ、300℃~400℃程度の温度で焼成することにより、図12に示すように、ゲート電極13上の所定位置に、非晶質シリコンからなる島状のチャネル領域18 a は、が形成される。チャネル領域18 a は、寸法精度の要求が比較的に低く、液滴吐出法により吐出されたシリコン溶液が多少広がっても問題とならない。なお、液体の広がりが許容範囲を超える場合には、基板表面全体を撥液化したり、チャネル領域18 aを形成すべき範囲のみを親液化し、それ以外を撥液化する処理を行うことにより、シリコン溶液の広がりを抑制することが可能である。

【0097】次に、上述した実施形態に係る液晶表示装置を備えた電子機器について説明する。図13は、本実施形態に係る液晶表示装置をモバイル型のパーソナルコンピュータ(情報処理装置)に適用した例を示す斜視図である。同図において、パーソナルコンピュータ1100は、キーボード1102を備えた本体部1104と、本実施形態に係る液晶表示装置1106を含んで構成されている。本実施形態に係る製造方法は、図13に示すような画面サイズの大きな液晶表示装置を製造する場合に特に好適である。

【0098】なお、本実施形態の液晶表示装置を含んで 構成される電子機器としては、図13のパーソナルコン ピュータの他にも、ディジタルスチルカメラ、電子ブッ ク、電子ペーパ、液晶テレビ、ピューファインダ型、モ ニタ直視型のビデオテープレコーダ、カーナビゲーショ ン装置、ページャ、電子手帳、電卓、ワードプロセッ サ、ワークステーション、テレビ電話、POS端末、タ ッチパネルを備えた機器など種々のものが挙げられる。 【0099】

【発明の効果】以上説明したように、本発明によれば、CVD法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせて成膜する従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、囲繞膜による壁を設けることにより、液体材料を整布する範囲を最小限に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を減らして処理コストを削減することが可能となる。したがって、デバイスの製造コストの低減を図ることが可能となる。また、本発明の製造方法を適用することにより、研視膜に遮光性を持たせることにより、囲繞膜の下側に形成される薄膜トランジスタなどの薄膜素子への光照射に

よる誤動作や出力特性の変化などの不都合を回避する遮 光膜としての機能を囲繞膜に兼ねさせることが可能となる。これにより、遮光膜を別途形成する工程が不要となるため、製造プロセスを簡略化して製造コストの低減を 図ることが可能となる。

【図面の簡単な説明】

【図1】一実施形態の液晶表示装置の構成を概略**的に示**す図である。

【図2】画素部の具体的な構成例を示す図である。

【図3】 画素部の具体的な構造を示す図である。

【図4】本実施形態の製造方法について説明する説明図である。

【図5】本実施形態の製造方法について説明する説明図である。

【図6】本実施形態の製造方法について説明する説明図 である

【図7】本実施形態の製造方法について説明する説明図である。

【図8】本実施形態の製造方法について説明する説明**図**である。

【図9】本実施形態の製造方法について説明する説明図である。

【図10】画素電極を先に形成し、その上にカラーフィルタを形成する場合の形成工程について説明する説明図である。

【図11】カラーフィルタとしての機能を備えた画素電極(CF/画素電極)を形成する場合の形成工程につい

て説明する説明図である。

【図12】液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。

【図13】液晶表示装置をモバイル型のバーソナルコン ピュータ (情報処理装置) に適用した例を示す斜視図で ある。

【符号の説明】

10 ガラス基板

12 ゲート線(走査線)

10 13 ゲート電極

14 容量線

16 ゲート絶縁膜

18、18a チャネル領域

2.0 ポリイミド膜

22 ソース/ドレイン領域

23、23a カラーフィルタ

24、24a 画素電極

25 CF/画素電極

26 データ線 (ソース線)

20 28、29 接続部

30 反射防止膜

1-00 画案部


102 画素領域


120 着色層

121 非着色層

T 薄膜トランジスタ


[図1]







(Ъ)


(P)







{図4]











(b)


【図6】


{図7]







(b)






[図12]







ው)



【図8】


【図9】






(b)


(P)






【図10】

《図11】




(a) 20 14 25 25 25 12 29 18 28 12

(b)



ው)



フロントページの続き

Fターム(参考) 2H091 FA02Y FA34Y FB03 FC12 GA02 GA13 LA12 LA15 2H092 JA26 JA34 JA37 JA41 JB22 JB31 JB51 JB56 JB61 KB04 MA05 MA07 MA13 MA18 NA27 NA29